from gen_tb import gen_tb

module_list = ['fadd.v', 'clk_div_3_or.v']
for module in module_list:
    gen_tb.gen_verilog_tb(module)
